(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-268215

(43)公開日 平成6年(1994)9月22日

(51)Int.Cl. ⁵ H 0 1 L 29/784 21/265	識別記号	庁内整理番号	FI	技術表示箇所
		9056-4M 8617-4M 8617-4M	H01L 審查請求	29/78 311 H 21/265 V A 未請求 請求項の数5 OL (全 6 頁)
(21)出願番号	特顯平5-48960		(71)出願人	株式会社日立製作所
(22)出願日	平成5年(1993)3月10日		(72)発明者	東京都千代田区神田駿河台四丁目 6番地 宮本 正文 東京都国分寺市東恋ケ窪 1 丁目280番地 株式会社日立製作所中央研究所内
			(72)発明者	石井 達也 東京都国分寺市東恋ケ選 I 丁目280番地 株式会社日立製作所中央研究所内
			(72)発明者	
			(74)代理人	


(54)【発明の名称】 MIS型半導体装置

(57)【要約】

【目的】 本発明の目的は薄膜SOIの半導体層の厚さの変動によるしきい値ばらつきを低減し、さらに移動度を向上させたMIS型半導体装置を提供することにある。

【構成】 薄膜SOIのチャネル端領域を高濃度にしてこの領域では反転層形成時も完全に空乏化しないようにし、しきい値を導電不純物濃度で決定する。その他のチャネル領域は完全空乏化させてバンチスルーを低減すると共に極めて低濃度にして不純物散乱を低減して移動度の向上を図る。

【効果】 本発明によれば薄膜SOIの半導体層の厚さの変動によるしきい値ばらつきを低減し、かつ、移動度の向上により高速度動作を可能にする。





【特許請求の範囲】

·.)

【請求項1】絶縁膜上の半導体層に形成されたMIS型 半導体装置において前記半導体装置のチャネル端の導電 不純物濃度を高くして反転層形成時の空乏層の厚さが前 記半導体層の厚さよりも小さくなるように設定し、か つ、その他のチャネル領域は反転層形成時の空乏層の広 がりにより前記半導体層表面から前記絶縁膜との界面ま で完全に空乏化することを特徴とする半導体装置。

1

【請求項2】絶縁膜上の半導体層に形成されたMIS型 半導体装置において前記半導体装置のチャネル端の表面 10 より深い領域に導電不純物温度の高い埋込層を設けて反 転層形成時の空乏層の厚さが前記絶縁膜上の半導体層の 厚さよりも小さくなるように設定し、かつ、その他のチ ャネル領域は反転層形成時の空乏層の広がりにより前記 半導体層表面から前記絶縁との膜界面まで完全に空乏化 することを特徴とする半導体装置。

【請求項3】請求項1及び請求項2に記載のMIS型半 導体装置においてチャネル端の片側のみに前記の高濃度 領域あるいは高濃度埋込層を設けたことを特徴とする半 導体装置。

【請求項4】請求項1から請求項3までのいずれかに記 載のMIS型半導体装置を用いた半導体集積回路。

【請求項5】200K以下の低温で動作させることを特 徴とする請求項1から請求項4までのいずれかに記載の MIS型半導体装置および半導体集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は絶縁膜上の半導体層に形 成された半導体装置に係り、特にその半導体層の膜厚変 動によるしきい値ばらつきをおさえ、移動度の向上を目 30 指したMIS型半導体装置に関する。

[0002]

【従来の技術】以下シリコン半導体を例にSOI(Silic on On Insulatar)で説明するが、他の半導体材料でも動 作原理は同じである。絶縁膜上の半導体層を極めて薄く してMOS反転層形成時にはチャネル領域の半導体層が 完全に空乏化する薄膜SOI型MOSトランジスタ(図 2)はパンチスルーの抑制、移動度の向上、接合容量の 低減等の効果がある。しかし、薄膜SOIの半導体層3 の厚さがO. 1μm程度と極めて薄いためその厚さの制 御が難しく、±0.02μm程度の変動が存在する。薄 膜SOIのしきい値は完全空乏化したチャネル領域内の 電荷量で決定されるため、完全空乏化の状態にあるかぎ り半導体層3の厚さにより変化する。すなわち、半導体 層3の厚さに比例して含まれる電荷量が増加し、その電 荷量に対応してしきい値が上昇する。このため、製造プ ロセスの揺らぎによる半導体層3の膜厚変動によりチャ ネル領域内の電荷量が変化し、しきい値のばらつきが起 こる問題がある。薄膜SOIのしきい値の半導体層膜厚 依存件を図3に示す。半導体層3の濃度を2.2×10 50 17/cm3としてSOI膜厚の変動も含めて完全空乏化

17/c m3に設定した場合、完全空乏化した状態でしき い値を0.2Vに設定するためには半導体層の厚さは5 5 nmにする必要があり、膜厚が±0.02μm程度変 動するとしきい値は±0.1V変動してしまう。このし きい値のばらつきはMOSトランジスタで組んだ回路を 低電圧で動作させた場合に回路速度の大きな変動や回路 の動作の不良などの問題を引き起こす。

【0003】薄膜SOIにおけるしきい値のばらつきを 対策した例としては、特開平3-297171号公報に 示されているものがある。薄膜半導体層3への導電不純 物の導入を低エネルギーのイオン打ち込みにより行い、 半導体層の内部にのみ導電不純物を導入することにより 全体の電荷を制御しようとするものである。この方法に よれば半導体層3の膜厚変動に拘らずチャネル内の導電 不純物の量は一定と成るので完全空乏化しているかぎり しきい値は半導体層膜厚に依存しなくなる。この方法は 素子構造の変更なしで薄膜SOIのしきい値を精度良く 制御できるが、厚さO. 1 μmの半導体内部にのみイオ ン打ち込みを行うことは技術的に難しいという問題点が ある。

[0004]

20

【発明が解決しようとする課題】従来の薄膜SOIでは 絶縁膜上の半導体層の厚さの変動によりしきい値にばら つきが生じる問題点がある。

【0005】本発明の目的は薄膜SOIの素子構造を工 夫することにより、半導体層の厚さの変動によるしきい 値ばらつきを低減し、さらに移動度の向上を計るMIS 型半導体装置を提供することにある。

[0006]

【課題を解決するための手段】上記の目的は、本発明の 基本的な実施例(図1)に示すように、薄膜SOIのチ ャネル端の領域4を高濃度にしてこの領域では反転層形 成時も完全に空乏化はしないようにする。すなわち、こ の領域のしきい値は導電不純物濃度で決定されるため、 薄膜半導体の厚さにかかわらずしきい値を決定すること ができる。しきい値はチャネル端で決定されるので、そ の他のチャネル領域3は完全空乏化させてパンチスルー を低減すると共に極めて低濃度にして不純物散乱を低減 して移動度の向上を図る。

[0007]

【作用】薄膜SOIのしきい値がSOI膜厚に依存する のはチャネル領域が完全に空乏化しているためであるか ら、完全空乏層化していない領域を設けてその領域でし き位置が決定されるようにすればSOI 膜厚に依存しな いしきい値を得ることができる。本発明の基本的実施例 (図1)においてチャネル端の領域4の濃度は完全空乏 化しない状態でしきい値が所定の値になる濃度に設定し てある。この実施例では図3に示すようにSOI膜厚は 120 nmに設定し、チャネル端の濃度は1.4×10

の状態にならないように定めてある(図3)。従ってこ の領域のしきい値はSOIの膜厚には依存せず一定のし きい値を得ることができる。一方、チャネル中央の領域 3は完全に空乏化させるため低濃度($1 \times 10^{16}/cm$ 3) に設定している。しきい値はチャネル端の領域4と 比較して極めて低く、トランジスタ全体のしきい値を決 定する要因にはならない。また、半導体層3の表面から 絶縁膜2との界面まで完全に空乏化しているためパンチ スルーを抑制できるとともに、導電不純物の量が少ない ため不純物散乱が少なく高い移動度を達成することがで 10

[0008]

D

【実施例】本発明の第1の実施例を図1に示す。ウェー ハボンディング法などにより酸化膜2上に形成された半 導体層3 (厚さ120nm) にまず素子分離領域8をL OCOS酸化により形成し、次にイオン打ち込みとアニ ールによりにより半導体層を低濃度(1×10¹⁶/cm 3)ドープする。ゲート酸化膜7を酸化により形成し、 ポリシリコンを堆積してイオン打ち込みなどによりドー プした後必要な大きさに加工してゲート電極6を形成す る。その後、ゲート電極6をマスクとしたボロンの斜め イオン打ち込みにより自己整合的に高濃度領域4を形成 する。領域4濃度は反転層形成時にも半導体層が完全に 空乏化せず、しきい値が導電不純物濃度のみで決定でき るように1.4×10¹⁷/cm³に設定した(図3)。 ただしチャネル端ではソース/ドレインによる電界の影 響により、空乏層内電荷の一部がソース/ドレイン電界・ により支配されるので、その分を考慮して通常のMOS 構造よりも高い濃度に定めてある。その後は砒素のイオ ン打ち込みによりソース/ドレイン拡散層領域5を形成 し、通常のMIS型半導体装置の形成方法に従って層間 絶縁膜9と金属電極10を形成する。 本実施例によれば しきい値が領域4で決定されるため、半導体層の厚さが 100 nmから140 nmまで変動してもしきい値の変 化はない。また、チャネル中央領域4は1×1016/c m³と低濃度であるため、完全に空乏化してパンチスル ーを押さえると共に、ゲート酸化膜7の界面における電 界の緩和と不純物散乱の減少により移動度の向上を図る ことができる。

【0009】次に第2の実施例を図4に示す。チャネル 端を完全空乏化をさせずにしきい値を決定させるため、 高濃度の埋込層11を設けチャネル端の半導体層表面は 低濃度になるよう設定する。高濃度埋込層11の形成は ゲート電極6をマスクとして斜めイオン打ち込みで形成 するが、イオン打ち込みのエネルギーを高くして濃度分 布のピークが半導体層と酸化膜2の界面に来るように設 定してある。 本実施例によれば半導体層の膜厚に依存し ないしきい値が得られると共に、チャネル端の表面も低 濃度になるので移動度の低下が抑えられトランジスタ全 体としてのの移動度を更に向上させることができる。

4

【0010】本発明の第3の実施例を図5に示す。本実 施例では高濃度層4をソース側のみに設けて、しきい値 を制御している。この構造によればしきい値はソース側 の高濃度領域4で決定されるので、半導体層の厚さのば らつきによらず一定のしきい値が得られると共に、ドレ インとチャネル領域3の接合容量の低減を図ることがで きる。なお、第2の実施例のように高濃度埋込層11を ソース側のみに設けても同等の効果を得ることができ る.

【0011】次に本発明を用いてCMOS構造を形成し た第4の実施例を図6に、その形成方法を図7に示す。 通常基板のCMOSでは素子分離のウェル領域が必要で あるが、薄膜SOIでは下地酸化膜2と素子分離領域8 によって完全に素子が絶縁分離されるため、ウェルは不 要となる。素子分離領域8を形成後、半導体層にドーピ ングする際にマスクによりイオン打ち込みを振り分けN MOS領域3はp形にPMOS領域12はn形にする (図7a)。ゲート酸化膜形成後、ポリシリコンを堆積 してNMOS領域6には砒素を打ち込んで n 形ポリシリ コンとし、PMOS領域15にはボロンを打ち込んでp 形ポリシリコンとする。その後、ポリシリコンを加工し て必要な大きさのゲートにして、ゲート電極をマスクと した斜めイオン打ち込みにより高濃度領域4と14をそ れぞれ形成する(図7b)。ここで斜めイオン打ち込み のエネルギーを上げることにより第2の実施例と同じ埋 込層を形成することもできる。次にNMOS領域には砒 素、PMOS領域にはボロンをイオン打ち込みしてソー ス/ドレイン領域(5,13)を形成する(図7c)。 後は通常のプロセスにより配線工程を通して完成する (図7d)。本実施例よれば半導体層の膜厚変動によっ ても回路性能の変化が少ないSOI-CMOS集積回路 を提供することができる。

【〇〇12】次に本発明をダブルゲートのSOIに適用 した第5の実施例を図8に示す。 薄膜SOIではチャネ ル領域の下にバックゲート電極16を設けたダブルゲー トSOI構造が用いられる場合がある。この場合、2つ のゲートでチャネル領域をコントロールするので反転層 形成時の空乏層はチャネル領域の上下両側から伸びる。 したがって、半導体層の厚さは片側ゲートの場合の2倍 の厚さでも完全空乏化する,この場合でも半導体層の厚 さによりしきい値が変動する原理は変わらない。本実施 例ではチャネル端の高濃度領域4により反転層形成時の 空乏層の厚さの合計が半導体層の膜厚より小さいために この領域では完全空乏化せず、しきい値は導電不純物濃 度で決定される。また、チャネル中央部3は低濃度で完 全に空乏化するため、パンチスルーの抑制、移動度の向 上ができる。形成方法はまず、通常の基板に素子分離領 域8ゲート酸化膜17、ゲート電極16を形成後、酸化 膜2をデポジションにより形成する. 次に絶縁膜2を下 50 にして他の半導体基板1の上に貼り合わせる。素子分配 領域8をストッパとして半導体層を研磨して薄膜化する。次にゲート酸化膜7、ゲート電極6を形成して斜めイオン打ち込みにより高濃度領域4を形成する。その後は通常の配線工程により、層間膜9、電極10を形成する。本実施例によればダブルゲートのSOIにおいても半導体層の膜厚の変動によってしきい値のばらつきがなく、駆動電流の大きいMOSトランジスタを提供することができる。

【0013】次に縦型の薄膜SOIに本発明を適用した 第6の実施例を図9に示す。通常の半導体基板1をドラ イエッチングにより加工して薄い壁(能動領域)を形成 し、その領域にダブルゲートのSOI型MOSトランジ スタを形成する。ゲート電極を壁の両側に形成して、電 流を縦方向に流すものである. 本実施例においてもドラ イエッチの加工精度により壁の厚さが変動し、しきい値 にばらつきが生ずる。チャネル端に高濃度領域4を形成 することによりこの領域は完全空乏化せず、不純物濃度 でしきい値が決定できる。また、その他のチャネル領域 3は低濃度にして完全空乏化させることにより、パンチ スルーを抑制し、移動度の向上を図ることができる。形 20 成方法はまず、半導体基板1にイオン打ち込みのエネル ギを変えて高濃度領域4を2ヵ所に形成する。次にトラ ンジスタとなる能動領域を残してドライエッチを行ない 薄い能動領域を形成する。酸化によりゲート酸化膜7を 形成後、ポリシリコンを全面にデポジションしてドライ エッチを行なうことにより能動領域の側壁にゲート電極 を形成する。次に砒素の高濃度イオン打ち込みを行なう と能動層の頂点と基板にソース、ドレイン領域5が自己 整合的に形成される。その後は通常の配線工程により、 層間膜9、電極10を形成する。本実施例によれば縦型 30 のダブルゲートのSOIにおいても半導体層の膜厚の変 動によるしきい値のばらつきがなく、駆動電流の大きい MOSトランジスタを提供することができる。

【0014】本発明を用いた回路例を図10に示す。本 発明のトランジスタはしきい値のばらつきが小さいので 差動アンプのようなしきい値ばらつきが出力のオフセッ ト電圧に直接影響するような回路でも安定に動作させる ことができる。

【0015】また本発明の各実施例の電界効果トランジスタは、200K以下の低温で動作することにより、高 40 移動度を得ることができる。

[0016]

【発明の効果】以上説明したように本発明によれば薄膜 SOIの半導体層の厚さの変動によるしきい値ばらつきを低減し、かつ、移動度の向上により高速度動作を可能にする。しきい値の半導体層膜圧依存性を図3に示したが、従来では±20nmの膜厚変動によりしきい値が±0.1V変動するのに対し、本実施例ではしきい値の変動は皆無である。従来例では半導体層の厚さのばらつきにより全チャネル長でしきい値が±0.1V変動するのに対して、本発明では半導体層の厚さの変動があってもしきい値の変化はない(図11)。また、短チャネルにおけるしきい値の低下(短チャネル効果)は本発明においても従来の完全空乏化SOIと同等の性能がある。


6

【図面の簡単な説明】

- 【図1】本発明の基本的な実施例を示す
- 【図2】従来の薄膜SOI構造を例を示す。
- 【図3】薄膜SOI型MOSトランジスタにおけるしきい値の半導体層膜厚依存性を示す。
- 【図4】高濃度埋込層を用いた第2の実施例を示す。
- 【図5】ソース側のみに高濃度領域を設けた第3の実施 例を示す。
- 【図6】本発明をCMOS構造に適用したの第4の実施例を示す。
- 【図7】本発明の第4の実施例の形成方法を示す。
- 【図8】本発明をダブルゲートSOIに適用した第5の 実施例を示す。
- 【図9】本発明を縦型SOIに適用した第6の実施例を示す。
- 【図10】本発明を用いた差動アンプ回路例を示す。
- 【図11】しきい値のチャネル長依存性における本発明 の効果を示す。

【符号の説明】

1…半導体基板、2…下地酸化膜、3…チャネル領域p形半導体層、4…チャネル端p形半導体層、5…n形ソース/ドレイン拡散層、6…n形ポリシリコンゲート電極、7…ゲート酸化膜、8…フィールド酸化膜、9…層間絶縁膜、10…アルミ電極層、11…チャネル端p形高濃度埋込層、12…チャネル領域n形半導体層、13…p形ソース/ドレイン拡散層、14…チャネル端n形半導体層、15…p形ポリシリコンゲート電極、16…n形ポリシリコンバックゲート電極、17…バックゲート酸化膜。




Vcc=1.2V

出力

【図10】

2910

| CO3



(72)発明者 関 浩一 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内